利用迟滞行为将输入信号转换为逻辑输出电压电平

摘要：

描述了将输入信号转换为逻辑输出的电路和方法。电路(100)包括：倒相级(120)，连接在第一导体(101)与第二导体(102)之间。倒相级(120)包括MOS开关(MPO)，MOS开关(MPO)包括：与第一导体(101)相连的第一端子，与输出节点(hyst)相连的第二端子，与输入节点(JN)相连的栅极端子，和背栅极端子。电路(100)还包括分压器(130)，连接在第一导体(101)与输出节点(hyst)之间，其中分压器(130)提供与背栅极端子相连的分压器输出节点(bg)。电路(100)表示在整个工作电压范围具有改进迟滞行为的输入单元。这是通过在从输入电平低向输入电平高转换期间调整MOS开关(MPO)的背栅极电压来实现的。这引起在转换期间用于关掉MOS开关(MPO)阈值电压的暂时提高。

专利类型：发明专利

申请/专利号：CN200780005606.2

申请日期：2007-02-13

公开/公告号：CN101385243

公开/公告日：2009-03-11

主分类号：H03K19/00(2006.01)I

申请/专利权人:NXP股份有限公司

发明/设计人:阿尔伯特·惠清;洛·赫夫纳格尔;蒂埃里·简斯

主申请人地址:荷兰艾恩德霍芬

专利代理机构:中科专利商标代理有限责任公司

代理人:朱进桂

国别省市代码:荷兰;NL

权利要求：

1、一种用于将输入信号转换为逻辑输出电压电平的电子电路设备，所述电子电路设备(100)包括：第一导体(101)，适于与工作电压电平(Vcc)相连接；第二导体(102)，适于与基准电压电平(gnd)相连接；倒相级(120)，连接在第一导体(101)与第二导体(102)之间，所述倒相级(120)包括MOS开关元件(MP0)，所述MOS开关元件(MP0)包括：第一端子，与第一导体(101)相连；第二端子，与输出节点(hyst)相连；栅极端子，与输入节点(JN)相连；以及背栅极端子，以及分压器(130)，连接在第一导体(101)与输出节点(hyst)之间，其中，所述分压器(130)提供与MOS开关元件(MP0)的背栅极端子相连接的分压器输出节点(bg)。