分频器电路

摘要：

一种用于从输入时钟信号获取输出时钟信号的电路，所述输出时钟5具有所述输入时钟信号频率的1/N的频率，其中N是奇数。所述电路包括：以锁存器环而配置的多个锁存器，所述锁存器以连续对的形式而设置，每一对锁存器包括第一锁存器和第二锁存器，所述第一锁存器在所述输入时钟信号的上升沿或下降沿之一的时刻接通，而所述第二锁存器在所述输入时钟信号的上升沿或下降沿中另一个的时刻接通。RS触发器被耦合，以在其置位和复位输入端中的一端处接收来自在所述输入时钟信号的上升沿时接通的锁存器环的输出，而在其置位和复位输入端中的另一端处接收来自在所述输入时钟信号的下降沿时接通的锁存器环的输出。在所述RS触发器的输出端提供所述输出时钟信号。

专利类型：发明专利

申请/专利号：CN200780003434.5

申请日期：2007-01-15

公开/公告号：CN101375505

公开/公告日：2009-02-25

主分类号：H03K23/66(2006.01)I

申请/专利权人:英国福威科技有限公司

发明/设计人:罗宾·詹姆士·米勒

主申请人地址:英国伦敦

专利代理机构:中科专利商标代理有限责任公司

代理人:王新华

国别省市代码:英国;GB

权利要求：

1.一种用于从输入时钟信号获取输出时钟信号的电路，所述输出时钟信号具有所述输入时钟信号频率的1/N的频率，其中N是奇数，所述电路包括：以锁存器环而配置的多个锁存器，所述锁存器以连续对的形式而设置，每一对锁存器包括第一锁存器和第二锁存器，所述第一锁存器在所述输入时钟信号的上升沿或下降沿之一的时刻接通，而所述第二锁存器在所述输入时钟信号的上升沿或下降沿中另一个的时刻接通；以及具有置位和复位输入端的存储器元件，所述置位和复位输入端用于对所述元件的输出进行置位和复位，所述元件被耦合，以在其置位和复位输入端中的一端处接收来自在所述输入时钟信号的上升沿时接通的锁存器环的输出，而在其置位和复位输入端中的另一端处接收来自在所述输入时钟信号的下降沿时接通的锁存器环的输出，在所述存储器元件的输出端提供所述输出时钟信号。