CMOS自适应偏置电路

摘要：

本发明公开了一种应用于多级射频集成功率放大器中的CMOS自适应偏置电路，电路中第一电容将检测到的前一级输出交流功率信号耦合进来，第二电阻和第二电容构成低通滤波器1。前半部分起功率检测作用：随着检测信号强度增加，耦合进来的信号在节点N处正的成分逐渐增加，经整流和滤波后，PMOS管MP栅极电位增加，源极电位相应的增加。第三电阻、第三电容和NMOS管MN构成低通滤波器2，进一步降低MP源极的交流成分，使其直流成份稳定。NMOS管MN起分压作用，使低通滤波器2的电阻和电容能在合理范围内取值，进而达到缩小面积的作用。PMOS管MP源极和偏置点通过第四电阻隔离开，减小了这个偏置电路对后一级的影响。

专利类型：发明专利

申请/专利号：CN200710175913.7

申请日期：2007-10-16

公开/公告号：CN101141114

公开/公告日：2008-03-12

主分类号：H03F1/32(2006.01)I

申请/专利权人:北京交通大学

发明/设计人:杜春山;刘章发

主申请人地址:100044北京市海淀区西直门外上园村3号

国别省市代码:北京;11

权利要求：

1.一种CMOS自适应偏置电路，其特征在于：构成该电路的器件之间的连接方式：第一电容C1的一端与功率检测点相连，其另一端经节点N与第一电阻R1的一端和二极管D1的阴极相连；第一电阻R1的另一端与第二电阻R2的一端、第二电容C2的一端和PMOS管MP的栅极相连；二极管D1的阳极、第二电阻R2的另一端、第二电容C2的另一端、PMOS管MP漏极接地；PMOS管MP的源极和衬底与第三电阻R3的一端和第四电阻R4的一端相连；第四电阻R4的另一端与偏置点相连；NMOS管MN源极与第三电阻R3的另一端相连，衬底接地，栅极和漏极相连到电源Vdd；第三电容C3的一端与电源Vdd相连，另一端与PMOS管MP的源极相连。