一种通过延时模块控制延时的集成电路

摘要：

本发明涉及一种延时模块，具体讲涉及的是通过延时模块来控制延时的集成电路，本发明的延时模块由CPU、输入常闭开关控制信号J1、输出常开开关信号J5、输入12V电源J3及延时控制跳线OPTION组成，主要由基板CUP来控制延时。通过接线端J3处输入DC12V电源，接线端J1处输入常开开关控制信号后延时模块进入待机工作状态，同时在接线端J5处输出常开开关信号，此时在接线端J1处输入一个闭合信号，接线端J5在经过CPU延时后输出一个闭合信号，延时时间可根据不同情况来设置。目前主要用于大型商场、办公楼、居民住宅高楼等安装的门禁系统内，有延时时间精确、延时设置简便、电路简单、易实施，成本低，有很好的防盗作用的作用。

专利类型：发明专利

申请/专利号：CN200710145428.5

申请日期：2007-09-12

公开/公告号：CN101388660

公开/公告日：2009-03-18

主分类号：H03K5/13(2006.01)I

申请/专利权人:敬德元

发明/设计人:敬德元

主申请人地址:637300四川省南部县南隆镇大南街275号1栋3单元4楼2号

国别省市代码:四川;51

权利要求：

1、本发明专利涉及的是一种通过延时模块控制延时的集成电路，其特征在于：该延时模块由CPU、输入常闭开关控制信号J1、输出常开开关信号J5、输入12V电源J3及延时控制跳线OPTION组成，其中通过基板CUP来控制延时；通过接线端J3处输入DC12V电源，接线端J1处输入常开开关控制信号后延时模块进入待机工作状态，同时在接线端J5处输出常开开关信号，此时在接线端J1处输入一个闭合信号，接线端J5在经过CPU延时后输出一个闭合信号，延时时间可根据不同情况来设置。