一种模块化分频单元及分频器
本发明公开了一种模块化分频单元及可编程分频器。模块化分频单元包括3个级联的具有置位/复位端的D触发器、多路开关、接收分频比控制输入的逻辑门,以及输出模式状态信号的逻辑门。分频器具有:待分频信号输入端,用于接收待分频周期性信号;分频输出端,用于输出经过分频的信号;N个分频比控制端,用于选择所述分频器的分频比。本发明的分频单元具有模块化特点,便于级联成分频器。当需要扩展分频器的分频比范围时,只需在原分频器后级联所需数量的分频单元而不用重新设计其他控制电路。
发明专利
CN200710121081.0
2007-08-29
CN101378258
2009-03-04
H03K21/10(2006.01)I
中国科学院电子学研究所
杨海钢;董方源
100080北京市海淀区北四环西路19号
中科专利商标代理有限责任公司
梁爱荣
北京;11
1. 一种模块化分频单元,其特征在于:第一D触发器、第二D触发器、第三D触发器、第一逻辑门、第二逻辑门,以及多路开关,其中:第一D触发器的正相输出连接到第二D触发器的数据输入端;第二D触发器的正相输出连接到第三D触发器的数据输入端和多路开关的第0输入端;多路开关的第0输入端作为所述模块化分频单元的分频信号输出;第三D触发器的正相输出连接到所述多路开关的第1输入端和第一逻辑门的第一输入端;所述多路开关的输出连接到第一D触发器的数据输入端;第二逻辑门具有一分频比选择输入端和具有的一分频状态控制端,用于接收外部分频比选择输入信号和分频状态控制输入信号;第二逻辑门的输出端控制多路开关的控制端;第一逻辑门具有一分频状态控制端,用于接收分频状态控制输入信号;第一逻辑门具有一输出端,用于输出模式状态信号;第一D触发器、第二D触发器和第三D触发器的时钟输入端分别与具有一待分频的输入信号端连接,用于接收一待分频的输入信号;第一D触发器的置位端和第二D触发器与第三D触发器具有一上电复位端,用于接收上电复位信号。