全差分宽带高频本振驱动器电路

摘要：

本发明公开了一种全差分宽带高频本振驱动器电路，包括PMOS管M1和M2，以及NMOS管M3和M4，PMOS管M1和M2以及NMOS管M3和M4的源端串联了电感L1和L2。通过加入一个电感(L1和L2)与负载电阻(R5和R6)串联提供一个阻抗随频率增加的元件，相当于引入了一个零点来补偿电容阻抗的减小，从而使总的阻抗在一个较宽的频率范围内保持大致的稳定。因此，本发明全差分宽带高频本振驱动器电路使本振驱动器电路能够输出宽频满幅的幅度，同时减小了电源端和接地端之间的扰动。

专利类型：发明专利

申请/专利号：CN200710094274.1

申请日期：2007-11-23

公开/公告号：CN101442291

公开/公告日：2009-05-27

主分类号：H03D7/12(2006.01)I

申请/专利权人:上海华虹NEC电子有限公司

发明/设计人:朱红卫

主申请人地址:201206上海市浦东新区川桥路1188号

专利代理机构:上海浦一知识产权代理有限公司

代理人:顾继光

国别省市代码:上海;31

权利要求：

1. 一种全差分宽带高频本振驱动器电路，其特征在于，包括PMOS管M1和M2，以及NMOS管M3和M4，所述PMOS管M1的栅极通过电容C1连接到差分信号的一个输入端VIN，所述NMOS管M3的栅极通过电容C2也连接到差分信号的一个输入端VIN，所述PMOS管M2的栅极通过电容C3连接到差分信号的另一个输入端VINB，所述NMOS管M4的栅极通过电容C4也连接到差分信号的另一个输入端VINB；偏置端VBAISP通过电阻R1连接到PMOS管M1的栅极，偏置端VBAISP通过电阻R2连接到PMOS管M2的栅极，偏置端VBAISN通过电阻R3连接到NMOS管M3的栅极，偏置端VBAISN通过电阻R4连接到NMOS管M4的栅极，所述电压偏置端VBAISP和VBAISN外接有偏置电路；电源VDD通过电阻R5连接到电感L1的一端，所述电感L1的另一端连接到PMOS管M1和M2的源极，接地端VSS通过电阻R6连接到电感L2的一端，所述电感L2的另一端连接到NMOS管M3和M4的源极；所述PMOS管M2的漏极与所述NMOS管M4的漏极相连接，并作为一个信号输出端VOUT，所述PMOS管M1的漏极与所述NMOS管M3的漏极相连接，并作为另一个信号输出端VOUTB。