基于加权累加器的多元LDPC码的编码方法及装置

摘要：

本发明给出了一种基于加权累加器的多元低密度奇偶校验(LDPC)码的编译码器及其生成方法，包括编码器的构造和校验矩阵的设计等，其中有消除校验矩阵中4环的交织器的生成方法，有加权累加器的生成方法，还有基于编码结构的多元LDPC的稀疏校验矩阵的生成方法等。本发明的多元LDPC码的编码器复杂度低，存储量小，编码时间短，实用性强；生成的稀疏校验矩阵对应的二分图没有4环，采用置信传播译码时，能有效地消除LDPC码的错误平层现象，加快误码率曲线的下降速度。

专利类型：发明专利

申请/专利号：CN200710050541.5

申请日期：2007-11-19

公开/公告号：CN101442315

公开/公告日：2009-05-27

主分类号：H03M13/11(2006.01)I

申请/专利权人:电子科技大学

发明/设计人:史治平;张忠培

主申请人地址:610054四川省成都市成华区建设北路二段四号

国别省市代码:四川;51

权利要求：

1、一种基于加权累加器的多元低密度奇偶校验(LDPC)码的编码方法，该编码器由重复器、交织器、加权器、组合器和加权累加器构成，该结构便于多元LDPC码中非零元素的优化选择。生成时，先根据码率要求确定重复器和组合器参数，然后生成无4环的交织器，再根据多元LDPC的非零元素的选择确定加权器的加权系数和累加器的加权系数。最后按照重复、交织、加权、组合和累加的顺序生成校验序列。