一种单端输入的迟滞比较电路
本实用新型公开了一种单端输入的迟滞比较电路,包括用于产生阈值电压的阈值电压产生环路,以及用于产生迟滞电压的正反馈支路;正反馈支路由电流源I3和开关SW串联构成;阈值电压产生环路包括PMOS管P1、P2,NMOS管N3、N4,电流源I1、I2;PMOS管P1的栅极作为输入端,其漏极接地,源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW,开关SW的另一端接电流源I3的输出端;NMOS管N3的栅极与漏极相连并连接到NMOS管N4的栅极和电流源I1的输出端;NMOS管N4的漏极接电流源I2的输出端,源极与PMOS管P2的源极相连;PMOS管P2的栅极和漏极接地;电流源I1、I2、I3的输入端均与电源V<sub>DD</sub>相接。本迟滞比较电路是为检测芯片中某电压是否过低而设计,电路只有一个输入端用于输入待测电压。
实用新型
CN200620163357.2
2006-12-01
CN200976574
2007-11-14
H03K5/24(2006.01)I
华中科技大学
邹雪城;刘政林;郑朝霞;邹志革;詹 昶
430074湖北省武汉市洪山区珞喻路1037号
华中科技大学专利中心
曹葆青
湖北;42
1、一种单端输入的迟滞比较电路,其特征在于:该迟滞比较电路包括用于产生阈值电压VTH和进行比较的阈值电压产生环路(1),以及用于产生迟滞电压VHYS的正反馈支路(2);其中,正反馈支路(2)由电流源I3和开关SW串联构成;阈值电压产生环路(1)包括PMOS管P1、P2、NMOS管N3、N4和电流源I1、I2,PMOS管P1的栅极作为输入端CTRL,其漏极接地,源极与NMOS管N3的源极相接并连接到正反馈支路的开关SW,开关SW的另一端接电流源I3的输出端;NMOS管N3的栅极与漏极相连后又分别连接到NMOS管N4的栅极和电流源I1的输出端;NMOS管N4的漏极接电流源I2的输出端,源极与PMOS管P2的源极相连;PMOS管P2的栅极和漏极接地;电流源I1、I2和I3的输入端均与电源VDD相接。