一种具有史密特触发迟滞特性的比较器电路及其方法
本发明为一种具有史密特触发迟滞特性的新颖比较器电路与方法,其主要结构包括有一电流源,控制比较器电路的电流大小;一第一逻辑装置,通过一参考电压开启;一第二逻辑装置,通过比较器的一输入电压开启;一第一回授装置,通过比较器的一负输出开启;一第一并联电阻器,是并联连接至第一回授装置;一第二回授装置,通过比较器的一正输出开启;与一第二并联电阻器,是并联连接至第二回授装置;第一与第二并联电阻器提供在差动比较器,使得差动比较器具有转换电压偏移量,而产生史密特触发迟滞特性。
发明专利
CN200610172245.8
2006-12-30
CN101060320
2007-10-24
H03K5/24(2006.01)I
钰创科技股份有限公司%
王明弘;张延安
中国台湾
北京科龙寰宇知识产权代理有限责任公司
孙皓晨
台湾;71
1.一种具有史密特触发迟滞特性的比较器电路,其特征在于:其包括有: 一电流源,控制比较器电路的电流大小; 一第一逻辑装置,通过一参考电压开启,在开启时提供电流至所述的电流源; 一第二逻辑装置,通过所述的比较器的一输入电压开启,在开启时允许电流 流动至所述的电流源; 一第一回授装置,通过所述的比较器的一负输出开启; 一第一并联电阻器,是并联连接至所述的第一回授装置; 一第二回授装置,通过比较器的一正输出开启; 一第二并联电阻器,是并联连接至所述的第二回授装置; 一第一负载装置,是连接至所述的第一回授装置;与 一第二负载装置,是连接至所述的第二回授装置; 其中,所述的第一与所述的第二并联电阻器提供在所述的差动比较器,使得 所述的差动比较器具有转换电压偏移,而产生史密特触发迟滞特性。