可调频延时锁定环

摘要：

延迟锁定环300包括：可调频率源(320)，用于生成具有可调频率的时钟信号；调节和抽头选择控制器(310)，用于根据第二频率的函数，确定第一频率，以及用于使频率源将时钟信号的频率基本上调节到第一频率，第二频率是第一输出信号的所需频率；延迟线(330)，配置成接收时钟信号，用于生成多个移相时钟信号；以及第一选择电路(370)，用于接收多个移相时钟信号，以及用于每次一个地以及在调节和抽头选择控制器的控制下，选择第一移相时钟信号序列，用于生成主要具有第二频率的第一输出信号。

专利类型：发明专利

申请/专利号：CN200580012807.6

申请日期：2005-03-14

公开/公告号：CN101375506

公开/公告日：2009-02-25

主分类号：H03L7/06(2006.01)I

申请/专利权人:摩托罗拉公司（在特拉华州注册的公司）

发明/设计人:杰弗里·B·威尔海特;约瑟夫·A·查拉斯卡;曼纽尔·P·小加巴托;保罗·H·盖乐斯;罗伯特·E·施滕格尔

主申请人地址:美国伊利诺伊州

专利代理机构:中原信达知识产权代理有限责任公司

代理人:穆德骏%陆锦华

国别省市代码:美国;US

权利要求：

1.一种延迟锁定环(DLL)，包括：可调频率源，用于生成具有可调频率的时钟信号；调节和抽头选择控制器，用于将第一频率确定为第二频率的函数，以及用于使所述频率源将所述时钟信号的频率基本上调节到所述第一频率，所述第二频率是第一输出信号的所需频率；延迟线，配置成接收时钟信号，用于生成多个移相时钟信号，每一移相时钟信号主要具有所述第一频率以及相对于时钟信号和相对于其他移相时钟信号同相地偏移；以及第一选择电路，用于接收多个移相时钟信号，以及用于每次一个地以及在调节和抽头选择控制器的控制下，选择第一移相时钟信号序列，用于生成主要具有所述第二频率的所述第一输出信号。