ADPCM数字编码转换器

摘要：

本实用新型提供了一种ADPCM数字编码转换器，包括：PCM端E1接口及第一成帧器芯片、IMA-ADPCM端E1接口及第二成帧器芯片、CPU处理器以及FPGA。FPGA包括：时钟信号接收端，接收第一和第二成帧器芯片的时钟信号；帧头信号接收端，接收第一和第二成帧器芯片的帧头信号；PCM输入端口，接收第一成帧器芯片输出的PCM信号；PCM输出端口，发送处理后的PCM信号到第一成帧器芯片；ADPCM输入端口，接收第二成帧器芯片输出的ADPCM信号；ADPCM输出端口，发送处理后的ADPCM信号到第二成帧器芯片；地址端、使能信号端和数据端分别连接CPU处理器。本转换器采用分时复用和硬件并行处理技术，采用较低的异步工作时钟，处理31路64K的PCM信号，实现IMA-ADPCM编解码。

专利类型：实用新型

申请/专利号：CN200520040899.6

申请日期：2005-04-15

公开/公告号：CN2807612

公开/公告日：2006-08-16

主分类号：H03M7/38(2006.01)I

申请/专利权人:上海欣泰通信技术有限公司

发明/设计人:郭展鹏

主申请人地址:200437上海市虹口区邯郸路171号4号楼

专利代理机构:上海智信专利代理有限公司

代理人:邓 琪

国别省市代码:上海;31

权利要求：

1.一种ADPCM数字编码转换器，其特征在于，包括：PCM端E1接口及第一成帧器芯片，提供标准的31路PCM编码的2M链路；IMA-ADPCM端E1接口及第二成帧器芯片，提供标准的31路IMA-ADPCM编码的2M链路；CPU处理器；以及FPGA，通过2M数据总线连接第一成帧器芯片、第二成帧器芯片；该FPGA包括：时钟信号接收端，与第一成帧器芯片、第二成帧器芯片连接，接收第一成帧器芯片和第二成帧器芯片送到FPGA的时钟信号；帧头信号接收端，与第一成帧器芯片、第二成帧器芯片连接，接收第一成帧器芯片和第二成帧器芯片送到FPGA的帧头信号；PCM输入端口，连接第一成帧器芯片，接收第一成帧器芯片输出的PCM信号；PCM输出端口，连接第一成帧器芯片，发送处理后的PCM信号到第一成帧器芯片；ADPCM输入端口，连接第二成帧器芯片，接收第二成帧器芯片输出的ADPCM信号；ADPCM输出端口，连接第二成帧器芯片，发送处理后的ADPCM信号到第二成帧器芯片；地址端，通过CPU地址线连接CPU处理器；使能信号端，通过CPU使能信号线连接CPU处理器；数据端，通过CPU数据总线连接CPU处理器。