一种时钟倍频电路

摘要：

本发明公开一种时钟倍频电路，尤其是及电路设计和可编程逻辑器件设计中的时钟倍频电路。该时钟倍频电路包括倍频电路基础模块和延时触发部分，倍频电路基础模块是倍频电路的第一级，延时触发部分与倍频电路基础模块顺次相连，由一个延时触发模块构成或者由多个延时触发模块串联构成，倍频电路基础模块提供倍频信号的输入、输出以及和后级延时触发模块的接口，延时触发模块使倍频后时钟的下降沿位置后移，达到同步及加宽时钟宽度的效果。本发明可以在低成本、高兼容性的条件下，获得稳定、相位恒定的倍频时钟，克服了现有技术无法同时兼顾这几个条件的缺点。

专利类型：发明专利

申请/专利号：CN200410004999.3

申请日期：2004-02-13

公开/公告号：CN1558553

公开/公告日：2004-12-29

主分类号：H03K5/00

申请/专利权人:中兴通讯股份有限公司

发明/设计人:张磊;黄友珍

主申请人地址:518057广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法律部

国别省市代码:广东;44