低电压低功耗高速的1位CMOS全加器电路
本实用新型涉及一种低电压低功耗高速的1位CMOS全加器电路，包括异或电路(1)，同或电路(2)，求和电路(3)，进位电路(4)；所述的异或电路(1)和同或电路(2)控制求和电路(3)以及进位电路(4)来产生和位输出和进位输出；异或电路(1)、同或电路(2)以及求和电路(3)采用五晶体管全电压摆幅的电路结构；本实用新型的有益效果是：由于在低电源电压环境和高电压环境下都能正常工作，保证了其应用在集成电路上功能的正确性。
实用新型
CN03232537.1
2003-06-26
CN2620945
2004-06-16
H03K19/0948
上海华园微电子技术有限公司
卢君明;印义言
200233 上海市宜山路900号A区六楼
上海开祺专利代理有限公司
李兰英
上海(31)
1.一种低电压低功耗高速的1位CMOS全加器电路，包括异或电路(1)，同或电路(2)，求和电路(3)，进位电路(4)；所述的异或电路(1)和同或电路(2)控制求和电路(3)以及进位电路(4)来产生和位输出和进位输出；所述的进位电路包括第四传输门(41)和第五传输门(42)；所述的第四传输门(41)和第五传输门(42)的输入端分别与进位输入和第二加法器输入连接，其第一控制端和第二控制端分别与求和电路(3)和进位电路(4)的第一控制端以及第二控制端连接，其输出端耦合在一起以作为进位电路的进位输出；其特征在于：所述的同或电路(2)包括第一PMOS管(21)，第二PMOS管(22)，第一传输门(23)，第二NMOS管(24)；所述的第一PMOS管(21)的源极与电源连接，其栅极与第一加法器输入连接，其漏极与第二PMOS管(22)的源极连接；所述的第二PMOS管(22)的栅极与第二加法器输入连接；所述的第一传输门(23)的第一控制端通过反相器(5)与第一加法器输入连接，其第二控制端与第一加法器输入连接，其输入端与第二加法器输入连接；所述的第二NMOS管(24)的漏极与第一加法器输入连接，其源极与第二PMOS管(22)的漏极以及第一传输门(23)的输出端耦合在一起以作为求和电路和进位电路的第一控制端；所述的异或电路(1)包括第四PMOS管(11)，第二传输门(12)，第四NMOS管(13)，第五NMOS管(14)；所述的第四PMOS管(11)的源极与第一加法器输入连接，其栅极和第二NMOS管(24)的栅极耦合在一起与第二加法器输入连接；所述的第二传输门(12)的第一一控制端与第一加法器输入连接，其第二控制端通过反相器(5)与第一加法器输入连接，其输入端与第二加法器输入连接；所述的第四NMOS管(13)的漏极与第四PMOS管(11)的漏极以及第二传输门(12)的输出端耦合在一起以作为求和电路和进位电路的第二控制端，其栅极与第一加法器输入连接，其源极与第五NMOS管(1，4)的漏极连接；所述的第五NMOS管(14)的栅极与第二加法器输入连接，其源极接地；所述的求和电路(3)包括第十PMOS管(31)，第九PMOS管(32)，第三传输门(33)，第九NMOS管(34)；所述的第十PMOS管(31)的源极与电源连接，其栅极与求和电路和进位电路的第一控制端连接，其漏极与第九PMOS管(32)的源极连接；所述的第九PMOS管(32)的栅极与进位输入连接；所述的第三传输门(33)的第一控制端与求和电路和进位电路的第二控制端连接，其第二控制端与求和电路和进位电路的第一控制端连接，其输入端与进位输入连接；所述的第九NMOS管(34)的漏极与求和电路和进位电路的第一控制端连接，其栅极与进位输入连接，其源极与第九PMOS管(32)的漏极以及第三传输门(33)的输出端耦合在一起以作为求和电路的和位输出。