MOS大薄层电阻器的方法和装置

摘要：

公开了一种方法和装置，用来提供具有大的薄层数值的高度线性电阻，在或漏或源必须工作于电路轨线附近时，并用来在常规CMOS工艺中实现电阻器。因此，五端分布MOS电阻器器件(图中的52)包括漏端(耦合到Vout的节点)、源端(耦合到二极管60的节点)、以及排列在漏端与源端之间的沟道区。本体端(耦合到地)邻近沟道区。第一栅端(Gs)邻近源端，而第二栅端(Gd)邻近漏端。最后，电阻性材料的栅区(电阻器)被排列在第一栅端与第二栅端之间，当电压被施加到第一栅端和第二栅端时，栅区上的电压降沿沟道区中电沟道的长度被均匀地分布。

专利类型：发明专利

申请/专利号：CN00819150.6

申请日期：2000-12-22

公开/公告号：CN1435007

公开/公告日：2003-08-06

主分类号：H03K17/687

申请/专利权人:德克萨斯先进光电技术公司

发明/设计人:C·J·阿斯维尔

主申请人地址:美国德克萨斯州

专利代理机构:中国专利代理(香港)有限公司

代理人:吴立明%王勇

国别省市代码:美国;US

权利要求：

1.一种五端分布MOS电阻器件，它包含：漏端；源端；排列在所述漏端与所述源端之间的沟道区；邻近所述沟道区的单独的本体端；邻近所述源端的第一栅端；邻近所述漏端的第二栅端；以及排列在所述第一栅端与所述第二栅端之间的电阻性材料的栅区，其中当电压被施加到所述第一栅端和所述第二栅端时，所述栅区上的电压降沿所述沟道区中的电沟道长度被平均地分布。