TFT阵列基板及其制造方法以及使用它的液晶显示装置
提供可用两个或三个光掩模制作的TFT阵列基板结构。为此在具有象素电极(14’)和TFT(16)的TFT阵列基板中,上述TFT包含:在绝缘性基板(1)上堆积的硅半导体膜、在上述硅半导体膜的沟道区上形成的栅绝缘膜(4’)、在上述栅绝缘膜(4’)上形成的栅极(5’)、覆盖上述栅极(5’)的表面的栅极金属氧化膜(7)、作为上述栅极金属氧化膜(7)上面的互相分离的电极且覆盖上述栅极金属氧化膜(7)的至少源区侧的侧面和源区的源极(12)、以及以覆盖上述栅极金属氧化膜(7)的至少漏区侧的侧面和漏区的方式形成的漏极(13)。
发明专利
CN00804193.8
2000-12-21
CN1341231
2002-03-20
G02F1/1368
松下电器产业株式会社
小川一文
日本大阪府
中国国际贸易促进委员会专利商标事务所
王以平
日本;JP
权利要求书1.一种顶栅(top gate)型TFT阵列基板,是在绝缘性基板(1)上以矩阵状形成有象素电极(14’)和驱动象素电极的TFT(16)的顶栅型TFT阵列基板,其特征在于:上述TFT包含:在绝缘性基板(1)上堆积的硅半导体膜、在上述硅半导体膜的沟道区上形成的栅绝缘膜(4’)、在上述栅绝缘膜(4’)上形成的栅极(5’)、覆盖上述栅极(5’)的表面的栅极金属氧化膜(7)、作为上述栅极金属氧化膜(7)上面的互相分离的电极且覆盖上述栅极金属氧化膜(7)的至少源区侧的侧面和源区的源极(12)、以及以覆盖上述栅极金属氧化膜(7)的至少漏区侧的侧面和漏区的方式形成的漏极(13);上述象素电极(14’)在基板的形成了上述TFT(16)以外的部位形成,且通过上述漏极(13)与上述硅半导体膜的漏区电连接。