基于FPGA的堆排序算法实现与改进

摘要：

在实际计算数字信号调制参数时，为了克服FPGA与上位机接口传输速率受限问题，以及减小上位机的计算负担，可将调制参数的计算下放至FPGA处理。这样只用上传给上位机调制参数的计算结果，从而避免了大量原始IQ数据的传输和上位机复杂的参数计算过程。而在FPGA上计算调制参数时，实现数据的排序是其中的一个难点。介绍了一种基于FPGA的2048点堆排序的实现方法，通过modelsim仿真验证该算法的可行性，并通过对时序的优化，最终实现将2048点的堆排序耗时控制在2ms以内。

关键词：堆排序、FPGA、调制参数、ARM

分类号：TN92

在线出版日期：2015-05-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：33-36