10.3969/j.issn.1005-2402.2007.06.015
基于FPGA的数控加减速控制器的设计
为提高开放式数控系统的可重构能力和响应实时性,提出了梯形、指数加减速控制算法的硬件快速实现方法,并基于硬件复用思想对加减速控制器进行模块化功能设计,给出了相应的寄存器模型.并对基于FPGA实现的加减速控制器进行了功能验证.
加减速控制、数控、硬件描述语言、现场可编程逻辑门阵列
TG65
2007-07-30(万方平台首次上网日期,不代表论文的发表时间)
共4页
31-34
点击收藏,不怕下次找不到~
10.3969/j.issn.1005-2402.2007.06.015
加减速控制、数控、硬件描述语言、现场可编程逻辑门阵列
TG65
2007-07-30(万方平台首次上网日期,不代表论文的发表时间)
共4页
31-34
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn