循环纠错码的VHDL语言实现

摘要：

探讨了循环纠错码编译码器的VHDL语言的FPGA实现.用语言描述实现的循环纠错编和译码器比用硬件电路实现后再下载到可编程电路的方法有更强的适应性.对于(n,k)循环纠错码,只要确定了n和k的值就可以按此方法实现设计.

关键词：循环纠错码、VHDL、FPGA

所属期刊栏目：37

分类号：TN91

资助基金：河南省教育厅自然科学基金20015100022

在线出版日期：2005-10-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：48-50