高精度∑-ΔADC中的数字抽取滤波器设计

摘要：

设计1个应用于高精度sigma-delta模数转换器(∑-ΔADC)的数字抽取滤波器.数字抽取滤波器采用0.35μm工艺实现,工作电压为5 V.该滤波器采用多级结构,由级联梳状滤波器、补偿滤波器和窄带有限冲击响应半带滤波器组成.通过对各级滤波器的结构、阶数以及系数进行优化设计,有效地缩小了电路面积,降低了滤波器的功耗.所设计的数字抽取滤波器通带频率为21.77 kHz,通带波纹系数为±0.01 dB,阻带增益衰减120 dB.研究结果表明:该滤波器对128倍过采样、二阶∑-Δ调制器的输出码流进行处理,得到的信噪失真比达102.8 dB,数字抽取滤波器功耗仅为49 mW,面积约为0.6 mm×1.9 mm,达到了高精度模数转换器的要求.

关键词：∑-ΔADC模数转换器、调制器、降采样、数字滤波器

所属期刊栏目：41

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家自然科学基金;教育部科技创新工程重大培育项目;西安市应用材料创新基金

在线出版日期：2010-08-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：1037-1041