基于FPGA的高可靠EDAC系统设计
为减少单粒子效应对存储器造成的数据错误影响, 目前卫星上多采用汉明码编码方式实现的错误检测与纠正 (EDAC) 系统进行数据保护.为减少单粒子翻转造成的影响, 利用现场可编程门阵列 (FPGA) 将三模冗余 (TMR) 与 (16, 8) 准循环码2种技术相结合, 能够纠正单个存储器中的多位错误.通过4个FPGA实现的两级三模冗余系统, 解决表决器模块单点失效的问题, 对存储器中的数据进行保护, 并通过仿真验证和可靠性分析证明系统的高可靠性.
单粒子多位翻转、TMR、(16、8) 准循环码、高可靠性
TP311.52;TN911.22;TN432
2019-06-06(万方平台首次上网日期,不代表论文的发表时间)
共5页
29-33