基于Cadence的DDR2串扰研究与仿真

摘要：

随着系统的工作频率及信号边沿转换速率的不断提高,串扰对于信号完整性的影响日益突出.通过对传输线串扰形成机理的分析,使用Cadence仿真软件对系统中的DDR2 SDRAM的数据线进行串扰仿真,给出了合理处理串扰问题的解决方案.对于数据线的近端串扰和远端串扰仿真分析,在理论及仿真结果的基础上,可以通过减小耦合线长度、增大耦合线间距和减小反射等方法降低串扰对于电路的影响.笔者提出了PCB设计中抑制串扰的一些有效措施,对于DDR2 SDRAM的信号完整性设计有一定的指导意义.

关键词：串扰、近端串扰、远端串扰、耦合

所属期刊栏目：44

分类号：TN972

在线出版日期：2016-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：266-269