基于FPGA的抗混叠FIR数字滤波器的设计与实现

摘要：

提出了基于FPGA的抗混叠FIR数字低通滤波器的设计与实现.利用Matlab和FDATool设计并确定FIR滤波器的系数,通过Altera DSP Builder和Matlab/Simulink完成滤波器模块的设计和仿真,DSP Builder可将设计好的滤波器模块直接转换成在FPGA上实现滤波器所需的VHDL语言,并在Quartus Ⅱ平台上进一步完成该滤波器的仿真和FPGA实现.最后对叠加有混叠频率成分的的电网电压信号进行滤波仿真,结果表明,滤波器符合设计要求.这种利用DSP Builder将Matlab和Quartus Ⅱ设计工具结合起来进行FIR数字滤波器设计的方法简单有效,所生成的滤波器模块可移植性好.

关键词：FPGA、FIR数字滤波器、DSP Builder、MATLAB、抗混叠

所属期刊栏目：38

分类号：TM713(输配电工程、电力网及电力系统)

在线出版日期：2011-02-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：192-196