基于FPGA的嵌入式CPU的VHDL建模和设计

摘要：

目前,基于FPGA的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDL行为建模方法,与传统的基于电路结构建模的CPU核的设计方法不同,新的VHDL建摸方法是基于指令对数据流流通控制行为的描述.使用这种方法可以快速建创建兼容已有指令集的CPU核的VHDL模型,易于修改,提高设计效率.同时介绍了兼容8051单片机指令的CPU的VHDL设计例子,并给出使用ISE7.1工具在Xilinx的Sparten 3器件上进行综合实现CPU核设计的结果和使用Modesim6.0工具进行指令操作仿真的结果.仿真的结果显示该建模方法是可行的,设计的CPU核可以运行在125 MHz时钟工作频率,指令执行速度超过40 MIPS.

关键词：FPGA、嵌入式CPU、VHDL、指令、仿真

所属期刊栏目：34

分类号：TP368.1;TP302.2(计算技术、计算机技术)

在线出版日期：2006-11-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：550-553,588