基于FPGA的全数字时钟生成方法

摘要：

由数控振荡器(NCO)生成的时钟存在严重的周期性边沿抖动,并且频域上存在较多的杂散信号.为此,在NCO的基础上引入抖动算法和锁相环技术,设计一种改进的全数字时钟生成方法.采用抖动算法产生随机数,并将随机数添加到NCO的数字相位输出端,使得时钟边沿随机提前,从而降低相位抖动的周期性,使杂散的功率均匀化分布到整个频域;利用锁相环技术滤除由于杂散的均匀化而增加的基底噪声.在Matlab中搭建仿真模型,生成几种不同频率的目标时钟,统计结果显示:采用该方法后时钟的相位抖动标准差显著降低.将本设计应用于Spartan-6 FP-GA,实验结果表明:抖动算法可使杂散白化,锁相环技术可以降低基底噪声,滤除带外杂散.在与现有方法频率稳定度相近的情况下,所提方法输出的时钟信号频率精度大为提高,频率精度和稳定度分别达到7.5×109和2.5×10-9,并且所得到的时钟信号具有频率适应性.

关键词：全数字时钟、FPGA、抖动算法、锁相环、频率精度、频率稳定度

所属期刊栏目：51

分类号：TN96

资助基金：国家自然科学基金资助项目61401389

在线出版日期：2018-04-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：2341-2347