基于Verilog语言的边界扫描结构设计

摘要：

以对74290IP核加载边界扫描结构为例,采用硬件描述语言Verilog对边界扫描结构进行了模块化设计,并进行了边界扫描测试仿真.结果表明:加载边界扫描结构后的核心逻辑能够实现功能内测试和外部互联测试.该设计方法简单可行,具有一定的通用性,为智能BIT设计、装备健康管理设计中的底层数据采集提供了技术支撑.

关键词：边界扫描、Ve-log、IP核、可测性设计

所属期刊栏目：25

分类号：TP331.1(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目60871029

在线出版日期：2011-07-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：50-54