10.3969/j.issn.1673-9957.2011.07.054
素数因子算法的FFT处理器的设计
为满足FFT运算速度的要求,提出了一种易于FPGA实现的素数因子算法FFT处理器的硬件结构.其中数据存储采用了乒乓RAM结构来实现,可以扩大吞吐量;数据缓存使用FIFO来实现,可以减少一半存储空间的使用;运算模块使用素数因子算法结合流水线结构,在一定延迟后可以连续输出结果;增加地址排序映射可以实现数据正序输入输出.
FFT、FPGA、素数因子算法、流水线
TN957.52
2011-08-12(万方平台首次上网日期,不代表论文的发表时间)
共2页
61-62