CAVLC编码器的高速度、低复杂度结构设计
变长编码是视频编码中的关键技术之一,计算量大.提出一种应用于H.264/AVC的高速有效的CAVLC编码器结构.采用基于预处理的查找方法,改进了查找表结构;利用算术计算替代查找表,且通过展开和共享技术对算术表达式进行优化;其他方面也做了面积上的优化.实验结果表明,在133 MHz的频率约束下,采用SMIC0.18 μm CMOS工艺进行逻辑综合,所需的逻辑门数为8 723,能满足高清视频1 920×1 088-30帧/s实时编码吞吐量的要求,具有实际应用价值.
H.264/AVC、基于上下文的自适应变长编码CAVLC、VLSI结构
16
TN919.81
2011-06-14（万方平台首次上网日期，不代表论文的发表时间）
共7页
202-208
