存算一体电路与跨层次协同设计优化:从SRAM到铁电晶体管

摘要：

人工智能与物联网时代,大数据模型驱动的应用场景和计算任务层出不穷,极大促进了国家数字化发展.然而,传统冯.诺依曼(John von Neumann)体系架构的硬件系统由于存算分离的结构特点导致存储墙瓶颈,在数据密集型应用中消耗了大量的数据搬运成本,抑制了能效性能提升.存算一体技术是后摩尔(Moore)时代背离传统架构系统的新型计算范式,利用存储单元器件、电路内在特性,将基本的计算逻辑任务融入存储单元之中,从而消除数据搬运开销,有望实现智能计算硬件平台能效性能的显著提升.本文以契合存算一体技术的存储器件电路为切入点,概述基于传统互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)和新型非易失存储器件代表铁电晶体管的存算一体电路,并从器件、架构芯片、算法应用等层次讨论存算一体电路的跨层次协同设计优化方法.

关键词：存内计算、静态随机访问存储器、铁电晶体管、交叉阵列、内容寻址存储器

所属期刊栏目：52

分类号：TN432;TP333;TN929.53

资助基金：国家自然科学基金;国家自然科学基金;国家自然科学基金;北京市科技新星计划资助项目

在线出版日期：2022-05-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共27页

页码：612-638