纳米级工艺下系统级芯片的物理设计

摘要：

纳米级工艺下SOC芯片的物理设计面临巨大挑战,传统的深亚微米物理设计方案耗时长、难以实现设计的快速收敛,通过分析纳米级工艺下SOC芯片的物理设计流程,以一个多媒体SOC芯片设计为例,论述了纳米级工艺的中低功耗设计与分析、统计静态时序分析、信号完整性分析及可制造性设计等问题的解决方法,并在90纳米工艺下实现了芯片的物理设计版图.

关键词：纳米级工艺、系统级芯片、物理设计、时序收敛、可制造性设计

分类号：TN402(微电子学、集成电路（IC）)

在线出版日期：2010-05-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：50-51