10.3969/j.issn.1001-8972.2008.08.058
基于FPGA的数字TDC设计
本文介绍了全数字TDC(时间数字转换)的FPGA实现的设计方法.本设计和集成电路工艺无关,可以方便地移植到其他系统中,在Altera公司的MAX7000芯片上的实验表明,时间分辨率可达3.5ns,这里介绍其实现的原理和设计方法,并通过了时序仿真和硬件测试.
FPGA、VHDL、时间数字转换、PLD、环形门延时单元
TN9;TP3
2008-07-28(万方平台首次上网日期,不代表论文的发表时间)
共2页
122-123