10.3969/j.issn.1001-8972.2005.13.005
Viterbi译码器ACS模块的设计
本文探讨了Viterbi译码器的ACS模块的设计,在面积高效(area effcient)结构的基础上,提出了一种新的状态路径距离存储管理的方法,在Quartus 上完成设计,选用APEX系列芯片验证了设计.
Viterbi译码器、可重构、ACS
TN7(基本电子电路)
2005-07-21(万方平台首次上网日期,不代表论文的发表时间)
共1页
9
点击收藏,不怕下次找不到~
10.3969/j.issn.1001-8972.2005.13.005
Viterbi译码器、可重构、ACS
TN7(基本电子电路)
2005-07-21(万方平台首次上网日期,不代表论文的发表时间)
共1页
9
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn