针对FPGA内缺陷成团的电路可靠性设计研究
万方数据知识服务平台
应用市场
我的应用
会员HOT
万方期刊
×

点击收藏,不怕下次找不到~

@万方数据
会员HOT

期刊专题

10.3321/j.issn:1000-758X.2004.02.004

针对FPGA内缺陷成团的电路可靠性设计研究

引用
文章分析了集成电路内缺陷成团机理及其对集成电路成品率的影响,应用集成电路成品率预计模型,分析了FPGA内缺陷成团对片内冗余容错电路可靠性的影响,据此提出了缺陷成团时提高FPGA片内冗余容错电路可靠性的策略,建立了相应的可靠性分析模型,给出了FPGA片内冗余容错电路布局的一些指导原则.

集成电路、可靠性、冗余技术、小型卫星

24

V4(航天(宇宙航行))

2004-05-21(万方平台首次上网日期,不代表论文的发表时间)

共8页

19-26

相关文献
评论
暂无封面信息
查看本期封面目录

中国空间科学技术

1000-758X

11-1859/V

24

2004,24(2)

相关作者
相关机构

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn