10.3321/j.issn:1000-758X.2004.02.004
针对FPGA内缺陷成团的电路可靠性设计研究
文章分析了集成电路内缺陷成团机理及其对集成电路成品率的影响,应用集成电路成品率预计模型,分析了FPGA内缺陷成团对片内冗余容错电路可靠性的影响,据此提出了缺陷成团时提高FPGA片内冗余容错电路可靠性的策略,建立了相应的可靠性分析模型,给出了FPGA片内冗余容错电路布局的一些指导原则.
集成电路、可靠性、冗余技术、小型卫星
24
V4(航天(宇宙航行))
2004-05-21(万方平台首次上网日期,不代表论文的发表时间)
共8页
19-26