采用硬件加速的宽带数字接收机设计

摘要：

在FPGA进行硬件加速的基础上,采用10位的高速A/D转换器设计并实现了采样率5Gsps(Gigabit samples per second)、带宽2GHz的宽带数字接收机的硬件实物原型.在所设计的硬件平台上,完成了FPGA硬件加速的FFT算法实现和超分辨率的信号检测算法实现,进而提高了接收机在接收多个信号时的瞬时动态范围(IDR).该设计较之前代在集成度、功耗、体积和动态性能等方面均有显著提升.经实验验证,在高达2GHz的频率范围内,接收机同时接收两个信号时,通过硬件加速的4 096点FFT计算,其瞬时动态范围最大可达52dB.

关键词：宽带数字接收机、现场可编程门阵列、硬件加速、瞬时动态范围

所属期刊栏目：29

分类号：TP851(远动技术)

资助基金：浙江省自然科学基金项目LY17F010012

在线出版日期：2019-05-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：466-470