一种由可编程逻辑器件集成的数字滤波器的设计及应用

摘要：

介绍了由可编程逻辑器件集成的数字预滤器(prefilter)的设计原理,该预滤器用于滤除某些输入信道的尖峰或毛刺干扰,提供了其IP软核(Soft Core)的状态机模型、原文件和仿真结果.设计软件中状态变量安排合理,换用其它器件或采用其它开发软件平台也不会造成上电紊乱,占用编程资源很少,模块具有简洁稳定性和可移植性.

关键词：数字滤波器、可编程逻辑器件、IP、软核、状态机

所属期刊栏目：11

分类号：U666.1(船舶工程)

资助基金：国家自然科学基金69774029

在线出版日期：2003-12-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：52-54