卷积神经网络的硬件加速设计

摘要：

为解决目标检测算法随识别率的提高而当前普通的处理器无法满足算法的计算需求和内存需求等问题,该文采用一种基于FPGA的设计方法对卷积神经网络进行硬件加速,使用HLS技术设计YOLOv2目标检测算法,对算法中的各个网络层次进行相应的优化,并在FPGA加速器中对图像权重数据、像素数据进行复用以降低访问次数和数据量从而降低系统时延.实验结果表明,系统性能达28.37 GOPs(giga operations per second,10亿次运算/s),功耗为2.60W,与CPU(E5-2620v4)相比,系统性能是CPU的7.14倍,功耗仅占CPU的2.8％,与当前目标检测系统相比具有一定优势.

关键词：FPGA、神经网络、硬件加速、目标检测

所属期刊栏目：38

分类号：TP391.41(计算技术、计算机技术)

资助基金：国家自然科学基金91648204

在线出版日期：2023-04-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：6-10,18