基于FPGA虚拟数字示波器的设计

摘要：

介绍了一种虚拟数字存储示波器的设计原理与实现.该示波器是以高速数据采集技术为基础.具有示波和数据采集的功能.底层硬件由预处理电路、AD转换器、时钟发生器和集成于FPGA芯片的SDRAM控制器、逻辑控制器、接口控制器组成,通过PXI总线与PC机主板连接,顶层软件有NI公司生产的Labwindows/CVI测控软件实现.设计采用了128MB同步动态存储器,存储容量大、成本低、速度快,可广泛用于高速、大容量数据采集、示波的场合.

关键词：虚拟数字示波器、高速数据采集、现场可编程门阵列、Labwindows/CVI

所属期刊栏目：23

分类号：TP39(计算技术、计算机技术)

资助基金：山东省教育基金支持项目SJ0410

在线出版日期：2008-05-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：8-11