10.16450/j.cnki.issn.1004-6801.2016.05.020
IEPE 加速度计电路噪声分析
研究压电集成电路加速度计的主要噪声源,利用 En‐I n噪声模型将内部噪声源等效输入端,实现了输入噪声和输入信号的直接对比,能容易得到噪声对信号的影响。将Y‐Δ变换原理引入 T型网络噪声分析,降低噪声分析难度。通过对电路噪声的分析,在宽频范围内推导出可用于计算IEPE加速度计电路本底噪声的公式。将理论计算值与PSpice软件噪声分析所得值进行了对比,证明二者具有良好的相关性,同时得出了各噪声源在输入端对总噪声的贡献,提出了在不同频段内降低总噪声的方法,为IEPE加速度计电路的低噪声设计、参数选择和性能优化提供了理论依据。实验样机的实际值与理论值的对比结果表明,此法对于IEPE加速度计电路低噪声设计具有应用价值。
IEPE加速度计、电路噪声、电荷放大器、PSpice软件
36
TH73;TH823(仪器、仪表)
国家自然科学基金资助项目61471312,61403333;河北省青年科学基金资助项目F2015203072
2016-11-18(万方平台首次上网日期,不代表论文的发表时间)
共6页
948-953