正电子发射断层成像系统中数字化多通道时间数字转换研究
利用现场可编程门阵列(FPGA)内部延迟链,对正电子发射断层成像(PET)系统中高精度时间数字转换(TDC)进行研究.采用粗时间和精细时间相结合的方式测量时间,粗时间利用时钟计数器实现,精细时间利用FPGA延迟链实现.测试时间测量的微分非线性和积分非线性,并在双探头PET实验平台上通过时间符合,对系统总体时间分辨进行测试.实验结果表明,TDC时间分辨达79.3 ps,微分非线性为-0.2 LSB/0.2 LSB,积分非线性为-0.2 LSB/0.3 LSB,双探头PET实验系统总体时间分辨达2.1 ns,可满足PET系统对时间测量的要求.
正电子发射断层成像、时间数字转换、FPGA
45
TN709(基本电子电路)
国家自然科学基金资助项目10905066;中国科学院知识创新工程重要方向项目资助KJCX2-EW-N06
2011-09-14(万方平台首次上网日期,不代表论文的发表时间)
共4页
637-640