一种基于EDA技术的I2C总线设计方法

摘要：

I2C总线用于芯片之间的数据传输,由于它可以方便的嵌入到其他系统当中,所以该文设计了一种基于Wishbone总线协议控制下的I2C总线IP模块.它可支持多个从设备与主机CPU之间的相互通信,并分析了I2C的传输速率,且根据实际需求提高了传输速率.另外,它采用Verilog Hardware Description Language(Verilog HDL)语言设计实现I2C总线电路,并利用Modelsim软件对整个电路系统进行前仿后,再综合到门级电路中.本文也采用FPGA验证了其功能和方法的可行性与有效性.

关键词：I2C总线、Wishbone总线、Verilog HDL、Modelsim、FPGA

分类号：TN9;TP3

在线出版日期：2017-12-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：98-101