10.3969/j.issn.1008-5351.2014.09.011
高清H.264 CABAC解码器的优化设计
针对能够在FPGA上实现实时解码H.264/AVC高清晰视频序列码流的目标,本文提出了一种基于上下文的自适应二进制算术编码(CABAC)解码器的硬件设计结构,旨在解决解码过程中并行程度低,以及存储资源消耗大的问题。该设计对解码流程中的存储结构和关键路径进行优化,并采用了硬件加速,从而显著地提高了CABAC的解码效率并充分利用了存储空间。测试结果表明,该方案能够满足H.264/AVC高级档次高清视频序列实时解码系统的要求。
H.264/AVC、CABAC、关键路径、高级档次
TN9;TP3
福建省科技厅产学研重大项目2012H6012
2014-09-30(万方平台首次上网日期,不代表论文的发表时间)
共4页
46-49