一种优化了的并行Huffman解码器

摘要：

压缩方法对于频道带宽或者存储容量有限的系统而言是非常重要的.我们可以完成一种实时的并行Huffman解码器的硬件设计,它在FPGA上的实现需要用到50,000个门(FCATV TECHNOLOGYE×10K20 from ACATV TECHNOLOGYtera).运用并行技术,一个码字将在一个时钟周期里面解完.为了节省存储器的开销,我们给出了一种优化的查找表.这篇论文主要是介绍了一种可行的实时解码器的设计.

关键词：并行解码器、优化查找表、JPEG

所属期刊栏目：14

分类号：TN94

在线出版日期：2007-11-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：47-50