CRC循环冗余校验码并行算法的FPGA实现

摘要：

CRC循环冗余校验是数字数据通信中最常用的差错控制编码方法之一.在多种通信协议的帧结构中有一个16位或32位的FCS(Frame Check Sequence),就是利用CRC编码保证数据帧的无误传输.本文阐述了CRC循环冗余校验码基本原理,根据实际系统需要,建立了并行处理算法的数学模型,并且在FPGA芯片中实现了该并行算法.

关键词：CRC、差错控制编码、实时处理、并行处理、生成多项式、最小码距

所属期刊栏目：12

分类号：TN91

在线出版日期：2005-09-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：60-63