10.3969/j.issn.1671-1041.2016.03.005
基于CPLD的多功能数字钟的设计
文中简述了一种基于CPLD的多功能数字钟的设计方案。所有电路都固化在一片CPLD芯片中,电路结构简单、控制方便,资源利用率高,成本低,调试比较容易。采用VHDL和原理图相结合的设计输入方式,在MAXPLUS II开发环境下完成设计、编译和仿真。
VHDL、可编程逻辑器件、MAXPLUS II
TP3;TP2
2016-04-14(万方平台首次上网日期,不代表论文的发表时间)
共4页
16-19