通用多通道数字下变频器的优化与实现
针对传统的多通道数字下变频处理运算量大、逻辑资源利用率低、难以实现同时对各通道高速率的数字中频信号进行实时处理的缺点,研究提出了一种通用的多通道数字下变频优化方案,并将其在现场可编程门阵列( FPGA)平台上实现.该方案采用相位旋转和分时复用技术,实现了对数字本振、半带滤波器及低通滤波器等组件的复用,提高FPGA逻辑资源的利用效率.实验结果表明,该方案能有效减少多通道数字下变频处理的运算量,以较少的FPGA逻辑资源实现对高速数字中频信号的实时处理,并且具备良好的移植性.
下变频、多通道、相位旋转、分时复用、FPGA
32
TN914.3
国家自然科学基金60762005
2012-02-21(万方平台首次上网日期,不代表论文的发表时间)
共5页
1993-1997