10.3321/j.issn:0254-3087.2006.z2.209
基于双CPU逻辑分析仪的设计与实现
以双CPU为核心,由数字信号发生模块、8路逻辑信号采集模块、8路波形显示和存储模块构成,此样机可完成对数据信号的采集、调整、处理、判断和显示,满足数据域测试和逻辑分析的要求,是一种经济适用的测试仪器.
双CPU、逻辑分析仪、经济、设计
27
TP3(计算技术、计算机技术)
2006-12-05(万方平台首次上网日期,不代表论文的发表时间)
共3页
1523-1524,1540
点击收藏,不怕下次找不到~
10.3321/j.issn:0254-3087.2006.z2.209
双CPU、逻辑分析仪、经济、设计
27
TP3(计算技术、计算机技术)
2006-12-05(万方平台首次上网日期,不代表论文的发表时间)
共3页
1523-1524,1540
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn