基于FPGA的全数字锁相环性能改进的设计

摘要：

简单介绍了全数字锁相环(ADPLL)的工作原理,详细论述了一种可增大全数字锁相环同步范围的数控振荡器的设计方法,并给出了部分VHDL设计程序代码和仿真波形.在此数控振荡器的设计中引入了翻转触发器的概念,并通过改变翻转触发器的动作特点,使得数控振荡器的输出频率提高,以达到增大全数字锁相环同步范围的目的.

关键词：VHDL、全数字锁相环、数控振荡器、翻转触发器

所属期刊栏目：28

分类号：TN75(基本电子电路)

资助基金：国家自然科学基金50367001

在线出版日期：2008-05-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：37-39