基于FPGA的多路实时视频处理系统设计

摘要：

基于FPGA平台,采用双线性插值缩放算法,实现了对多路实时视频任意比例的缩放.进行了DDR3的读写逻辑设计,采用乒乓操作以及多通道读写仲裁模块,实现了实时的图像缓存.采用Alpha叠加融合算法,实现了对多路视频任意位置的漫游叠加,以及任意通道视频透明度的调节.实验结果表明,本次设计的多路实时视频处理系统,实现了最大分辨率为3840×2160、最低分辨率为100×100的缩放,能够灵活改变叠加位置的大小和位置,图像清晰、无闪屏、无错位情况的发生.

关键词：FPGA、双线性插值、视频缩放、图像漫游

所属期刊栏目：37

分类号：TP274(自动化技术及设备)

资助基金：江苏省产业前瞻与关键核心技术重点项目;国家自然科学基金

在线出版日期：2022-07-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：861-870