实时视频流缩放系统设计

摘要：

针对目前视频源的分辨率与显示器支持的分辨率不对应,导致无法在目标显示器上播放的问题,提出一种实时视频流缩放系统的硬件结构设计.该系统基于双三次插值图像算法,采用了流水线的设计思路对算法的浮点运算进行优化,采用乒乓操作的思想避免了视频流输入与输出不同步的情况,减少了计算延时,易于FPGA的实现,在提高系统运算速度的同时减少了对硬件资源的消耗,并在VIVADO环境中对该设计进行测试验证,实现了任意比例缩放.实验结果表明,该图像缩放系统支持分辨率为3 840×2 160的实时图像缩放,并以最低100×100的分辨率输出,达到了预期的效果.

关键词：FPGA、图像缩放、双三次插值、任意比例

所属期刊栏目：34

分类号：TP391(计算技术、计算机技术)

资助基金：国家自然科学基金61605083,61701244;江苏省自然科学基金BK20150903;江苏省高校自然科学基金16KJB510023

在线出版日期：2019-12-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：1124-1130