基于 FPGA 的 Camera Link 输出编码设计

摘要：

为了 Camera Link 摄像机的小型化和集成化，设计并实现了基于 FPGA 的 Camera Link 接口的编码输出功能。输出编码分为3个步骤：首先，完成图像像素数据到 Camera Link PORT 的映射；其次，根据 DS90CR287的数据编码要求对 PORT 数据和同步时钟信号进行编码；最后，通过 FIFO 和并串转换功能模块完成图像数据和时钟编码信号的 LVDS信号输出。使用 ModelSim 软件，对像素时钟为40 MHz 的 BASE 模式进行了仿真，同时在实物实验中，完成了像素时钟为40 MHz 的 FULL 模式的实验，通过以上两方面实验验证了设计的 Camera Link 输出编码方案的正确性和可行性。提出的编码方案稳定可靠，可以应用于不同模式下的 Camera Link 编码输出，具有很高的灵活性和应用价值。

关键词：输出编码、Camera Link、FPGA、摄像机

分类号：TP391(计算技术、计算机技术)

在线出版日期：2015-04-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：269-274