二维提升小波的VLSI结构设计及FPGA验证
针对JPEG2000中小波变换的硬件实现占用资源量大、速度慢等问题,提出了一种有效的二维小波硬件实现模型.该模型采用流水线并行结构,即对图像中各行像素进行流水线处理的同时,对小波分解的各级采用并行结构处理.这样的结构提高了小波变换的处理速度,实现了实时处理,节省了硬件的片上存储及外部存储资源.用FPGA对此模型进行验证.验证实验采用Xinlinx公司的SPARTEN-3系列芯片,对1 024×2 048的大图像进行处理,图像处理速度达到80 Mpixels/s,满足实时性要求.
JPGA2000、小波变换、并行结构、提升算法
26
TN911.73
2011-10-14(万方平台首次上网日期,不代表论文的发表时间)
共5页
404-408